Por favor aguardem, irei disponibilizar até amanhã a matéria do caderno
aqui no Blog. São 16 Folhas.
Archive for the '3 Ano' Category
Page 10 of 14
SO Tipo Estruturas.pdf [DOWNLOAD]
Cadastrar em www.aulalivre.com
para ter acesso aos materiais de SO.
Registradores
Encontra-se dentro da CPU, bem próximos as unidades de execução (UA, FPU), apresentando baixo tempo para entregar dados (Baixa latência) trabalham na mesma freqüência da CPU possuem baixa capacidade de armazenamento (em geral 64 ou 128 bits. A maioria dos registradores internos possui o mesmo número de bits do B.D Para armazenamento dos dados são utilizados dispositivos eletrônicos chamados Flip-Flops. Cada Flip-Flops armazena 1 bit. O tempo Médio de acesso a 1 registrador é de 1 nanosegundo.
Memória Cache
Memória interna a CPU responsável pelo armazenamento temporário dos dados que estão sendo utilizados. Principal reponsável pelo desempenho e pelo custo de uma CPU atual. A cache é estruturada em níveis contendo capacidades menores em níveis inferiores.
Exemplo: Intel Core i7 975 => L1: 32+32KB (Por núcleo)
L2: 256 KB (por Núcleo)
L3: 8 MB (Compartilhada)
4 nucleos fisicos,
AMD PHENONII 965=> L1: 64+64KB (por núcleo)
L2: 512 KB(por núcleo)
L3: 6 MB (Compartilhada)
Memória Principal
Memória localizada na placa-mãe com velocidade inferior a cache. Trabalha com frequências inferiores a cada CPU
Valores Atuais:
1GB, 2GB e 4 GB ( por pente)
800, 1066, 1333, 1600 MHZ
Obs: Memórias gráficas =>4000 MHZ
Tempo de acesso: 50 a 80 Nanoseg.
Utiliza capacitores para armazenamento dos dados (1 por bit). Com a carga dos capacitores se perde com o tempo é necessario um recarregamento periódico, chamado refresh.
Um pente típico possui 64 bits de largura.
Algumas placas de vídeo podem atingir até 892 bits de largura nas suas memórias.
Exemplo: Taxa Transferência memória i7 975 = DDR 1333
Tripple channel
3 * 1333 * 64 bits
NVIDIA GXT295 2200 * 892 Bits = 32GB/s
Discos e CD ROMs
Não voláteis. Utilizam meios ópticos e magnéticos para armazenar dados.
TURMA 31
Prova 1º Bim
Qui 20/05/2010
Conteúdo até inicio de árvore recursão
Prova 2º Bim
08/07/2010
Trabalho 1º Bim (p/ 20/04)
Exercícios do livro Cormem, 2ª Edição
Capítulo 1
1.1-2, 1.2-2, 1.2-3
Capitulo 2
2.1-2, 2.1-3, 2.2-2, 2.2-3,2.3-1,2.3-3,2.3-4,2.3-5
Capítulo 3:
3.1.1, 3.1-2, 3.1-4, 3.1-8, 3-3, 3-4
Capiutlo 4:
4.1-1, 4.1-2, 4.1-6
Notas de Aula:
————————————————————
Recado:
Próxima Aula 29/04/2010
Filme: Revolution OS
Local: C56 2º Andar 1ª Sala
———————————————————–
DISCOS
Evolução dos discos magnéticos
- Velocidade de acesso (seek): Tempo movimento do braço atéo cilindro
- Transferência: de dados entre memória principal e o setor do HD
- Capacidade
- Preço
- Tamanho
- Memória Flash
Técnica para reduzir o tempo de acesso:
Entrelaçamento (interleaving):
Setores são numerados c/ um espaço entre eles (n), chamado FATOR de entrelaçamento, que é dependente da velocidade do UCP, do BUS, da controladora, velocidade dda rotação do disco.
A controladora tem um buffer p/ receber dados lidos do disco. Se ela ler 2 setores consecutivos, após ler o 1º é interessante ter um “espaço de tempo” para transferir os dados para a memória de um 2º setor.
Fatores que influenciam no tempo de leitura/gravação no disco:
Tempo de acesso=T(Transfer) + T(Seek) + T(Latencia)
T transferência dados: T necessário para a transferencia do bloco entre memóra principal e setor do HD
T Seek: T do movimento do braço até o cilindro
T Latência: T para posicionar o setor na cabeça do disco
Algorítmos de escalonamento do braço do disco:
- FXFS (FIFO): 1º que chega é o 1º que sai
- SSF (Shortest Seek First): T Curto 1º
- Elevator (scan)
A escolha do algoritmo depende do nº do tipo de pedidos.
Ex. disco c/37 cilindros lendo bloco no cilindro 11 requisições: 1,31,16,34,9,12
Exercício
(recolhido em sala)
Utilizar os algoritmos FCFS, SSF e Elevator
Posição inicial = 23
Requisições: 27,11,20,15,35 e 30
Analise resultados e faça sua argumentação a partir da análise de cada algoritmo.
Prova 1º bim 04/05/2010
Aula 07
Utilizando o Circuit maker ou KtechLab
- Implementar um conversor serial/paralelo
- Implementar um conversor paralelo/serial
- Analisar formar implementar um sistema com barramento de dados de endereços e de controle (Semelhante ao trabalho)
- Entrada Chaves, Buffer 3s, Registradores 2 3 4 , Pino de controle, seletor de endereços
- Controle 0: Leitura 1:Escrita
Componentes para exercícios:
Flip-Flop Tipo D
Flip-Flop JK RN
Logic Switch
Logic Display
Prova 1º Bimestre dia 17/05/2010
O professor passou a descrição do trabalho, estarei postando em breve.
Twitter
